Appl. No. 10/617,874

Doc. Ref.: BE3

MOS CONTROLLED THYRISTOR WITH CURRENT SATURATION CHARACTERISTICS

Patent number:

JP8051197

Publication date:

1996-02-20

Inventor:

AJIT JANARDHANAN S

Applicant:

INTERNATL RECTIFIER CORP

Classification:

- international:

H01L29/74; H01L29/78

- european:

Application number:

JP19950157752 19950623

Priority number(s):

Aiso published as: US5498884 (A1)

FR2723259 (A1)


ITMI951305 (A) GB2290659 (A)

DE19521751 (A1)

Abstract of JP8051197

PURPOSE: To impart current saturation characteristics to a device by forming an N type emitter region which extends below a first surface by a second depth shallower than a first depth to form an N type emitter/P type base junction and in which the fringe of P type base extends to the first surface to form a first region along a first fringe part.

CONSTITUTION: Lateral length of an N emitter 122 is set such that a part of an N emitter/P type base junction is biased forward in the ON state for turning a thyristor defined by regions 122, 120, 118, 114 and 116 on. Consequently, a main thyristor current detours the m channel beneath a gate 140 and passes through the layers 114, 118 and 120 from the P region 116 thence flows upward through the device toward the N emitter 112. Subsequently, it passes through a pchannel MOSFET beneath a gate 138 and a P region 126 and flows toward a cathode 134. The p-channel MOSFET is connected in series with a thryistor and current saturation characteristics are provided by the MOSFET limiting saturation of the device through current.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-51197

(43)公開日 平成8年(1996)2月20日


(51) Int.Cl. ⁶ H 0 1 L 29/74 29/78	識別記号	庁内整理番号 9055-4M	FI			技術表示箇所 N D	
23/16			H01L	29/ 74			
				29/ 78 未請求	655 請求項の数11	F OL (全 16 頁)	
(21)出顧番号	特顧平7-157752		(71)出顧人	591107551			
				インター	-ナショナル・1	レクチファイヤー・	
(22)出顧日	平成7年(1995)6月23日			コーポレイション			
· .				INTI	ERNAT I OI	NAL RECTI	
(31)優先権主張番号	265397			FIE	R CORPO	RATION	
32)優先日 1994年6月24日				アメリカ合衆国カリフォルニア州エル・セ			
(33)優先権主張国	米国(US)			グンド、	カンザス・ス	トリート233番	
			(72)発明者	ジャナノ	レドハナン・エン	ス・アジット	
				アメリカ	力合衆国90278力	リフォルニア州レ	
				ドンド	・ピーチ、クラー	ーク・レイン・ナン	
			- Q-	パー2、	1916番		
			(74)代理人	弁理士	青山 葆 (5	外1名)	
		•	7.7				

(54) 【発明の名称】 電流飽和特性を有するMOS制御サイリスタ

(57)【要約】

【目的】 本発明は、電流飽和特性を有し、デバイス内 に寄生サイリスタ構造を持たないMOS制御サイリスタ を提供する。

【構成】 MOS制御サイリスタにおいて、2つのゲートドライブを有する4端子型デバイスであるか、あるいは1つのゲートドライブのみを必要とする3端子型デバイスである。またデバイス内において細胞様構造をしており、N**エミッタ/Pベース接合部がターンオフの間逆バイアスされるために、デバイスはすぐれたターンオフ特性とより広い安全動作領域を持つ。



【特許請求の範囲】

【請求項1】 互いに平行で隔離された平坦な第1およ び第2表面を有する半導体材料からなるウェハであっ て、上記第1表面から延在するウエハの厚みの少なくと も一部が、接合部を受承する比較的低濃度ドーピングさ れたN型層からなり、また上記第2表面から延在するウ エハの厚みの少なくとも一部が比較的高濃度ドーピング されたP型層からなるウエハと、

上記比較的低濃度ドーピングされたN型エピタキシャル 配置層に形成され、上記第1表面から上記第1表面下に 10 第1深さだけ延在するP型ベースと、

上記P型ベースにおいて形成されているとともに、上記 第1深さより浅い第2深さだけ上記第1表面から上記第 1表面下に延在してN型エミッタ/P型ベース接合を形 成し、かつ上記P型ベースの縁に沿って上記第1表面で 半径方向内側に隔離されていて、上記P型ベースの上記 縁が上記第1表面まで延在することにより上記縁の第1 縁部に沿う第1チャネル領域を形成するN型エミッタ領 域と、

上記第1表面上に設けられて上記エミッタ領域を上記録 20 のうちの第2縁部に沿って上記P型ベースに接続する金 属ストラップと、

上記比較的低濃度ドーピングされたN型層に形成され、 上記ウエハの上記第1表面から延在しているとともに、 上記比較的低濃度ドーピングされたN型エピタキシャル 層に形成され、、上記P型ベースの上記第2 および第1 縁部から間隔をあけて横側に形成されてかつ第2と第3 チャネル領域を形成している第1 および第2 P型領域

少なくとも上記第2チャネル領域上に形成された上記第 30 1表面上の第1ゲート絶縁層手段と、

少なくとも上記第2チャネル領域上にある上記第1ゲー ト絶縁層手段上の第1ゲート電極手段と、

少なくとも上記第1および第3チャネル領域上に形成さ れた上記第1表面上の第2ゲート絶縁層手段と、

少なくとも上記第1および第3チャネル領域上にある上 記第2ゲート絶縁層手段上の第2ゲート電極手段と、

上記第2表面上に形成されて、上記P型層に接続された 陽極電極手段と、

陰極電極手段とからなるMOS制御サイリスタ。

【請求項2】 互いに平行で隔離された平坦な第1およ び第2表面を有する半導体材料からなるウエハであっ て、上記第1表面から延在するウエハの厚みの少なくと も一部が、接合部を受承する比較的低濃度ドーピングさ れたN型層からなり、また上記第2表面から延在するウ エハ厚みの少なくとも一部が、比較的高濃度ドーピング されたP型層からなるウエハと、

上記比較的低濃度ドービングされたN型層に形成され、

型ベースと、

上記P型ベースに形成されているとともに、上記第1深 さより浅い第2深さだけ、上記第1表面から上記第1表 面下に延在して、N型エミッタ/P型ベース接合を形成 し、かつ、上記P型ベースの縁に沿って上記第1表面で 半径方向内側に隔離されていて、上記P型ベースの上記 縁が上記第1表面まで延在することにより上記縁に沿う 第1 および第2 チャネル領域を形成するN型エミッタ領 域と、

上記比較的低濃度ドーピングされたN型層に形成されて いるとともに、上記ウエハの上記第1表面から延在して いるとともに、上記比較的低濃度ドーピングされたN型 層に形成され、かつ、互いにまた上記P型ベースから間 隔をおいて横方に形成されて第3と第4チャネル領域を それぞれ形成している第1および第2P型領域と、

上記第1表面上に設けられて上記N型エミッタ領域を上 記第2P型領域に接続する金属ストラップと、

上記比較的低濃度ドーピングされたN型層に形成され、 上記ウエハの上記第1表面から延在しているとともに、

上記P型ベースから横側に間隔をあけて形成されて、上 記N型層に第5チャネル領域を形成している第3P型領

少なくとも上記第3チャネル領域上に配置された上記第 1半導体表面上の第1ゲート絶縁層手段と、

少なくとも上記第1ゲート絶縁層手段上にあり、上記第 3チャネル領域上にある第1ゲート電極手段と、

少なくとも上記第1 および第4 チャネル領域上に形成さ れた上記第1表面上の第2ゲート絶縁層手段と、

少なくとも上記第1および第4チャネル領域上にある上 記第2ゲート絶縁層手段上の第2ゲート電極手段と、

少なくとも上記第2 および第5 チャネル領域上に配置さ れた上記第1表面上の第3ゲート絶縁層手段と、

少なくとも上記第2 および第5 チャネル領域上にある上 記第3ゲート絶縁層手段上の第3ゲート電極手段と、

上記第2表面上に形成されて、上記P型層に接続された 陽極電極手段と、

上記第1表面上の上記第1および第3P型領域に接続さ れた陰極電極手段とからなるMOS制御サイリスタ。

【請求項3】 互いに平行で隔離された平坦な第1およ 上記第1表面上の第1および第2P型領域に接続された 40 び第2表面を有する半導体材料からなるウェハであっ て、上記第1表面から延在する上記ウェハの厚みの少な くとも一部が、接合部を受承する比較的低濃度ドービン

グされたN型層からなり、上記第2表面から延在する上 記ウエハの厚さの少なくとも一部が比較的高濃度ドービ ングされたP型層からなるウエハと、

上記比較的低濃度ドービングされたN型層に形成され、 上記第1表面から上記第1表面下に第1深さだけ延在す るP型ベースと、

上記P型ベースにおいて形成されるとともに、上記第1 上記第1表面から上記表面下に第1深さだけ延在するP 50 深さより浅い第2深さだけ上記第1表面から上記第1表

2

面下に延在して、N型エミッタ/P型ベース接合を形成 し、かつ、上記P型ベースの縁に沿って上記第1表面で 半径方向内側に隔離されていて、上記P型ベースの上記 縁が上記第1表面まで延在することにより上記縁に沿う 第1チャネル領域を形成するN型エミッタ領域と、

上記比較的低濃度ドーピングされたN型層において形成 され、上記ウエハの上記第1表面から延在しているとと もに、上記比較的低濃度ドービングされたN型層に形成 され、かつ、互いにまた上記第2P型領域が上記P型ベ ースから間隔をあけて横側に形成されて第2と第3チャ ネル領域をそれぞれ形成している第1 および第2 P型領

少なくとも上記第1表面上に設けられ、上記N型エミッ タ領域を上記第2P型領域に接続する金属ストラップ

少なくとも上記第2チャネル領域上に形成された上記第 1表面上の第1ゲート絶縁層手段と、

少なくとも上記第2チャネル領域上にある上記第1ゲー ト絶縁層手段上の第1ゲート電極手段と、

少なくとも上記第1および第3チャネル領域上に形成さ 20 れた上記第1表面上の第2ゲート絶縁層手段と、

少なくとも上記第1および第3チャネル領域上にある上 記第2ゲート絶縁層手段上の第2ゲート電極手段と、

上記第2表面上に形成されて、上記P型層に接続された 陽極電極手段と、

上記第1表面上の上記第1および第3P型領域に接続さ れた陰極電極手段とからなるMOS制御サイリスタ。

【請求項4】 請求項3に記載のMOS制御サイリスタ において、上記第2ゲート電極は電気的に浮遊している か欠落しているMOS制御サイリスタ。

【請求項5】 請求項2または請求項3に記載のMOS 制御サイリスタにおいて、空乏PチャネルMOSFET を形成するために、上記第1および第2 P型領域間の上 記第2チャネル領域に形成される比較的低濃度ドービン グされたP型領域を含むMOS制御サイリスタ。

【請求項6】 互いに平行で隔離された平坦な第1およ び第2表面を有する半導体材料のウエハであって、上記 第1表面から延在するウェハの厚みの少なくとも一部 が、接合部を受承する比較的低濃度ドービングされたN 型層からなり、また、上記第2表面から延在するウエハ 40 の厚みの少なくとも一部が高浪度ドーピングされたP型 層からなるウエハと、

上記比較的低濃度ドーピングされたN型エピタキシャル 配置層に形成され、上記第1表面から上記第1表面下に 第1深さだけ延在するP型井戸と、

上記比較的低濃度ドーピングされたN型層に形成され、 上記第1表面から上記第1表面下に上記第1深さより浅 い第2深さだけ延在して、かつ、上記第1表面に沿って 上記P型井戸の縁から半径方向内側へ間隔をあけて形成 されることにより、第1表面近傍の上記P型井戸内に第 50

1チャネル領域を形成するN型井戸と、

上記比較的低濃度ドーピングされたN型層に形成され、 上記第1表面から上記第2深さより浅い上記第1表面下 の第3の深さだけ延在して、かつ、上記N型井戸から半 径方向内側へ上記第1半導体表面に沿って間隔をあけて 配置されることにより、上記第1表面近傍の上記N型井 戸内に第2チャネル領域を形成するP型ベースと、

上記P型ベースに形成され、上記第1表面から上記第1 表面下に上記第3深さより浅い第4深さだけ延在してい るとともに、N型ソース/P型ベース接合を形成して、 かつ、上記第1表面に沿って上記P型ベースの縁から半 径方向内側へ隔離されることにより、上記第1表面近傍 の上記P型ベース内に第3チャネル領域を形成するN型 ソース領域と、

上記比較的低濃度ドーピングされたN型層において形成 され、上記ウエハの上記第1表面から延在しているとと もに、比較的低濃度ドーピングされた上記P型井戸の上 記縁から間隔をあけて横側に配置されることにより、P 型領域と上記第1表面近傍の上記P型井戸の間のN型エ ピタキシャル層内に第4チャネル領域を形成するP型領

↑少なくとも上記第1、第2、第3、第4チャネル領域上 に形成された上記第 1 半導体表面上のゲート絶縁層手段

少なくとも上記第1、第2、第3、第4チャネル領域上 にある上記ゲート絶縁層手段上のゲート電極手段と、

上記第2表面上に設けられる上記P型層に接続される陽 極電極手段と、

上記P型ベースと、上記N型エミッタと、上記第 l 表面 30 上の上記P型領域とに接続される陰極電極手段とからな るMOS制御サイリスタ。

【請求項7】 請求項6に記載のサイリスタにおいて、 上記P型井戸と上記第1P型領域のそれぞれは対称に並 んだ配列で形成されるセルからなるMOS制御サイリス

【請求項8】 互いに平行で隔離された平坦な第1およ び第2表面を有する半導体材料のウエハであって、上記 第1表面から延在するウェハの厚みの少なくとも一部 が、接合部を受承する比較的低濃度ドーピングされたN 型層からなり、また上記第2表面から延在するウェハの 厚みの少なくとも一部が、高濃度ドーピングされたP型 層からなるウェハと、

上記比較的低濃度ドーピングされたN型層において形成 され、上記第1表面から上記第1表面下に第1深さだけ 延在するP型井戸と、

上記比較的低濃度ドーピングされたN型層において形成 されているとともに、上記第1表面から上記第1表面下 に上記第1深さより浅い第2深さだけ延在して、半径方 向内側へ上記第1表面に沿って上記P型井戸の縁から間

隔をあけて形成されるN型井戸と、

(4)

10

上記比較的低濃度ドーピングされたN型層において形成 されているとともに、上記第1表面から上記第2深さよ り浅い上記第1表面下に第3深さだけ延在して、上記N 型井戸の縁から半径方向内部へ上記第1表面に沿って間 隔をあけて形成されるP型ベースと、

上記P型ベースにおいて形成され、上記第1表面から上 記第1表面下に上記第3深さより浅い第4深さだけ延在 しているとともに、N型ソース/P型ベース接合を形成 して、かつ、上記P型ベースの縁から半径方向内側へ上 記第1表面に沿って間隔をあけて形成されることによ り、上記第1表面近傍の上記P型ベース内に第1チャネ ル領域を形成するN型ソース領域と、

上記P型井戸において形成され、上記第1表面から上記 第1表面下に上記第1深さより浅い第5深さだけ延在し て、かつ、上記P型井戸の縁から半径方向内側へ上記第 1表面に沿って間隔をあけて形成されることにより、上 記第1表面近傍の上記P型井戸内に第2チャネル領域を 形成するN型エミッタ領域と、

上記比較的低濃度ドーピングされたN型層において形成 され、上記ウエハの上記第1表面から延在して、かつ、 上記P型井戸の上記縁から間隔をあけて横側に形成され ることにより、P型領域と上記第1表面近傍の上記P型 井戸の間の比較的低濃度ドーピングされたN型エピタキ シャル層内に第3チャネル領域を形成するP型領域と、 少なくとも上記第1、第2、第3チャネル領域上に形成 された上記第1表面上のゲート絶縁層手段と、

少なくとも上記第1、第2、第3チャネル領域上にある 上記ゲート絶縁層手段上のゲート電極手段と、

- 上記第2表面上に形成された上記P型層に接続される陽 極電極手段と、

上記P型ベースと、上記N型ソースと、上記第1表面上 の上記P型領域とに、接続される陰極電極手段とからな るMOS制御サイリスタ。

【請求項9】 請求項8に記載のMOS制御サイリスタ において、上記P型井戸、N型井戸、上記P型ベースお よび上記N型ソースが共に第1セルを含み、上記P型井 戸内に形成される上記N型エミッタは第2セルを含み、 上記P型領域は第3セルを含み、上記セルが対称に並ん だ配列で配置されるMOS制御サイリスタ。

【請求項10】 請求項7あるいは請求項9に記載のM 40 OS制御サイリスタにおいて、上記セルは多角形の形状 を持つMOS制御サイリスタ。

【請求項11】 請求項7あるいは請求項9に記載のM OS制御サイリスタにおいて、上記セルは、複数の並列 に接続され対称に配置された多角形の形状をしたセル配 列の中に配列され、上記電極手段は上記配列上の格子を 含むMOS制御サイリスタ。

【発明の詳細な説明】

[0001]

関し、特に寄生サイリスタ構造を持たない電流飽和特性 を持ったMOS制御サイリスタに関する。 [0002]

【従来の技術および発明が解決しようとする課題】バイ ポーラ伝導構造にMOS制御を結合させた電力用半導体 構造はよく知られている。絶縁ゲートバイポーラトラン ジスタ(IGBT)はそのようなデバイスの一例であ り、そこではバイポーラ構造のベース電流が集積MOS FETを介して制御される。IGBTは600ボルトの 範囲のブロック電圧での高電圧用電子部品の用途に最も 適している。より高い電圧の処理が可能なIGBTは、 より高いオン状態電圧降下を持つため不利である。サイ リスタ構造を介したオン状態電流が流れることにより、 より低いオン状態電圧降下が実現されるという理由か ら、MOSゲートサイリスタは、大電流、高電圧での用 途において、高い関心が持たれてきた。

【0003】MOSゲートサイリスタには、MOS制御 サイリスタ(MCT)とエミッタスイッチ型サイリスタ (EST) との2種類がある。V.A.K.テンプルの IEEEの国際電子デバイス会議(IEDM)の技術ダ イジェスト (V.A.K. Temple,IEEE International Elect ron Device Meeting(IEDM) Technical Digest, SanFran cisco (December 1984), pp.28285) の論文中で説明さ れているように、MCTにおいて、陰極短絡回路はMO Sゲートを介して切り替えがなされる。しかしながら、 複雑な製造用件が必要であることやターンオフ間の電流 フィラメンテーション (current filamentation) 問題 や電流飽和特性を持っていないということから、MCT の商業的開発は制限されてきた。

30 【0004】図1に示されたESTは、サイリスタを基 本的に直列接続したMOSFETからなり、「エミッタ スイッチ型」と呼ばれる。ESTはMCTよりも製造が 容易であるという利点がある。ESTは電流飽和特性を 示すが、図1に示したようにゲート制御型n チャネルM OSFETをバイパスする固有寄生サイリスタによりそ の電流飽和特性が制限されている。従って、電流飽和特 性を持った、デバイス内の寄生サイリスタ構造により制 限されないESTが必要とされる。本発明の目的は、寄 生サイリスタ構造を持たない電流飽和特性を有するMO S制御サイリスタを提供する。

[0005]

【課題を解決するための手段】本発明に係る第1のMO S制御サイリスタは、互いに平行で隔離された平坦な第 1および第2表面を有する半導体材料からなるウェハで あって、上記第1表面から延在するウェハの厚みの少な くとも一部が、接合部を受承する比較的低濃度ドーピン グされたN型層からなり、また上記第2表面から延在す るウエハの厚みの少なくとも一部が比較的高濃度ドービ ングされたP型層からなるウエハと、上記比較的低濃度 【産業上の利用分野】本発明はMOS制御サイリスタに 50 ドーピングされたN型エピタキシャル配置層に形成さ

7

れ、上記第1表面から上記第1表面下に第1深さだけ延 在するP型ベースと、上記P型ベースにおいて形成され へているとともに、上記第1深さより浅い第2深さだけ上 記第1表面から上記第1表面下に延在してN型エミッタ /P型ベース接合を形成し、かつ上記P型ベースの縁に 沿って上記第1表面で半径方向内側に隔離されていて、 上記P型ベースの上記縁が上記第1表面まで延在すると とにより上記縁の第1縁部に沿う第1チャネル領域を形 成するN型エミッタ領域と、上記第1表面上に設けられ て上記エミッタ領域を上記縁のうちの第2縁部に沿って 上記P型ベースに接続する金属ストラップと、上記比較 的低濃度ドーピングされたN型層に形成され、上記ウエ ハの上記第1表面から延在しているとともに、上記比較 的低濃度ドーピングされたN型エピタキシャル層に形成 され、、上記P型ベースの上記第2および第1縁部から 間隔をあけて横側に形成されてかつ第2と第3チャネル 領域を形成している第1および第2P型領域と、少なく とも上記第2チャネル領域上に形成された上記第1表面 上の第1ゲート絶縁層手段と、少なくとも上記第2チャ ネル領域上にある上記第1ゲート絶縁層手段上の第1ゲ 20 ート電極手段と、少なくとも上記第1および第3チャネ ル領域上に形成された上記第1表面上の第2ゲート絶縁 層手段と、少なくとも上記第1および第3チャネル領域 上にある上記第2ゲート絶縁層手段上の第2ゲート電極 手段と、上記第2表面上に形成されて、上記P型層に接 続された陽極電極手段と、上記第1表面上の第1および 第2 P型領域に接続された陰極電極手段とからなる。

【0006】本発明に係る第2のMOS制御サイリスタ は、互いに平行で隔離された平坦な第1および第2表面 を有する半導体材料からなるウェハであって、上記第1 30 表面から延在するウエハの厚みの少なくとも一部が、接 合部を受承する比較的低濃度ドーピングされたN型層か らなり、また上記第2表面から延在するウェハ厚みの少 なくとも一部が、比較的高濃度ドーピングされたP型層 からなるウエハと、上記比較的低濃度ドーピングされた N型層に形成され、上記第1表面から上記表面下に第1 深さだけ延在するP型ベースと、上記P型ベースに形成 されているとともに、上記第1深さより浅い第2深さだ け、上記第1表面から上記第1表面下に延在して、N型 エミッタ/P型ベース接合を形成し、かつ、上記P型ベ 40 ースの縁に沿って上記第1表面で半径方向内側に隔離さ れていて、上記P型ベースの上記録が上記第1表面まで 延在することにより上記縁に沿う第1および第2チャネ ル領域を形成するN型エミッタ領域と、上記比較的低濃 度ドーピングされたN型層に形成されているとともに、 上記ウエハの上記第1表面から延在しているとともに、 上記比較的低濃度ドーピングされたN型層に形成され、 かつ、互いにまた上記P型ベースから間隔をおいて横方 に形成されて第3と第4チャネル領域をそれぞれ形成し ている第1および第2P型領域と、上記第1表面上に設 50

けられて上記N型エミッタ領域を上記第2 P型領域に接 続する金属ストラップと、上記比較的低濃度ドーピング されたN型層に形成され、上記ウエハの上記第1表面か ら延在しているとともに、上記P型ベースから横側に間 隔をあけて形成されて、上記N型層に第5チャネル領域 を形成している第3P型領域と、少なくとも上記第3チ ャネル領域上に配置された上記第1半導体表面上の第1 ゲート絶縁層手段と、少なくとも上記第1ゲート絶縁層 手段上にあり、上記第3チャネル領域上にある第1ゲー ト電極手段と、少なくとも上記第1および第4チャネル 領域上に形成された上記第1表面上の第2ゲート絶縁層 手段と、少なくとも上記第1および第4チャネル領域上 にある上記第2ゲート絶縁層手段上の第2ゲート電極手 段と、少なくとも上記第2および第5チャネル領域上に 配置された上記第1表面上の第3ゲート絶縁層手段と、 少なくとも上記第2 および第5 チャネル領域上にある上 記第3ゲート絶縁層手段上の第3ゲート電極手段と、上 記第2表面上に形成されて、上記P型層に接続された陽 極電極手段と、上記第1表面上の上記第1および第3 P 型領域に接続された陰極電極手段とからなる。

【0007】本発明に係る第3のMOS制御サイリスタ は、互いに平行で隔離された平坦な第1および第2表面 を有する半導体材料からなるウエハであって、上記第1 表面から延在する上記ウエハの厚みの少なくとも一部 が、接合部を受承する比較的低濃度ドーピングされたN 型層からなり、上記第2表面から延在する上記ウェハの 厚さの少なくとも一部が比較的高濃度ドーピングされた P型層からなるウエハと、上記比較的低濃度ドーピング されたN型層に形成され、上記第1表面から上記第1表 面下に第1深さだけ延在するP型ベースと、上記P型ベ ースにおいて形成されるとともに、上記第1深さより浅 い第2深さだけ上記第1表面から上記第1表面下に延在 して、N型エミッタ/P型ベース接合を形成し、かつ、 上記P型ベースの縁に沿って上記第1表面で半径方向内 側に隔離されていて、上記P型ベースの上記縁が上記第 1表面まで延在することにより上記縁に沿う第1チャネ ル領域を形成するN型エミッタ領域と、上記比較的低濃 度ドーピングされたN型層において形成され、上記ウェ ハの上記第1表面から延在しているとともに、上記比較 的低濃度ドーピングされたN型層に形成され、かつ、互 いにまた上記第2P型領域が上記P型ベースから間隔を あけて横側に形成されて第2と第3チャネル領域をそれ ぞれ形成している第1および第2P型領域と、少なくと も上記第1表面上に設けられ、上記N型エミッタ領域を 上記第2 P型領域に接続する金属ストラップと、少なく とも上記第2チャネル領域上に形成された上記第1表面 上の第1ゲート絶縁層手段と、少なくとも上記第2チャ ネル領域上にある上記第1ゲート絶縁層手段上の第1ゲ ート電極手段と、少なくとも上記第1および第3チャネ ル領域上に形成された上記第1表面上の第2ゲート絶縁

層手段と、少なくとも上記第1 および第3チャネル領域 上にある上記第2ゲート絶縁層手段上の第2ゲート電極 手段と、上記第2表面上に形成されて、上記P型層に接 続された陽極電極手段と、上記第1表面上の上記第1お よび第3P型領域に接続された陰極電極手段とからな

【0008】好ましくは、上記のMOS制御サイリスタ において、上記第2ゲート電極は電気的に浮遊している か欠落している。

【0009】好ましくは、上記のMOS制御サイリスタ において、空乏PチャネルMOSFETを形成するため に、上記第1および第2P型領域間の上記第2チャネル 領域に形成される比較的低濃度ドーピングされたP型領 域を含む。

【0010】本発明に係る第4のMOS制御サイリスタ は、互いに平行で隔離された平坦な第1および第2表面 を有する半導体材料のウエハであって、上記第1表面か ら延在するウェハの厚みの少なくとも一部が、接合部を 受承する比較的低濃度ドーピングされたN型層からな り、また、上記第2表面から延在するウエハの厚みの少 20 なくとも一部が髙濃度ドーピングされたP型層からなる ウエハと、上記比較的低濃度ドーピングされたN型エビ タキシャル配置層に形成され、上記第1表面から上記第 1表面下に第1深さだけ延在するP型井戸と、上記比較 的低濃度ドーピングされたN型層に形成され、上記第1 表面から上記第1表面下に上記第1深さより浅い第2深 さだけ延在して、かつ、上記第1表面に沿って上記P型 井戸の縁から半径方向内側へ間隔をあけて形成されると とにより、第1表面近傍の上記P型井戸内に第1チャネ ル領域を形成するN型井戸と、上記比較的低濃度ドービ 30 ングされたN型層に形成され、上記第1表面から上記第 2深さより浅い上記第1表面下の第3の深さだけ延在し て、かつ、上記N型井戸から半径方向内側へ上記第1半 導体表面に沿って間隔をあけて配置されることにより、 上記第1表面近傍の上記N型井戸内に第2チャネル領域 を形成するP型ベースと、上記P型ベースに形成され、 上記第1表面から上記第1表面下に上記第3深さより浅 い第4深さだけ延在しているとともに、N型ソース/P 型ベース接合を形成して、かつ、上記第1表面に沿って 上記P型ベースの縁から半径方向内側へ隔離されること により、上記第1表面近傍の上記P型ベース内に第3チ ャネル領域を形成するN型ソース領域と、上記比較的低 濃度ドーピングされたN型層において形成され、上記ウ エハの上記第1表面から延在しているとともに、比較的 低濃度ドーピングされた上記P型井戸の上記縁から間隔 をあけて横側に配置されることにより、P型領域と上記 第1表面近傍の上記P型井戸の間のN型エピタキシャル 層内に第4チャネル領域を形成するP型領域と、少なく とも上記第1、第2、第3、第4チャネル領域上に形成 された上記第1半導体表面上のゲート絶縁層手段と、少 50 ある上記ゲート絶縁層手段上のゲート電極手段と、上記

なくとも上記第1、第2、第3、第4チャネル領域上に ある上記ゲート絶縁層手段上のゲート電極手段と、上記 第2表面上に設けられる上記P型層に接続される陽極電 極手段と、上記P型ベースと、上記N型エミッタと、上 記第1表面上の上記P型領域とに接続される陰極電極手 段とからなる。

10

【0011】好ましくは、上記のMOS制御サイリスタ において、上記P型井戸と上記第1P型領域のそれぞれ は対称に並んだ配列で形成されるセルからなる。

【0012】本発明に係る第5のMOS制御サイリスタ は、互いに平行で隔離された平坦な第1および第2表面 を有する半導体材料のウエハであって、上記第1表面か ら延在するウェハの厚みの少なくとも一部が、接合部を 受承する比較的低濃度ドーピングされたN型層からな り、また上記第2表面から延在するウェハの厚みの少な くとも一部が、高濃度ドーピングされたP型層からなる ウエハと、上記比較的低濃度ドーピングされたN型層に おいて形成され、上記第1表面から上記第1表面下に第 1深さだけ延在する P型井戸と、上記比較的低濃度ドー ピングされたN型層において形成されているとともに、 上記第1表面から上記第1表面下に上記第1深さより浅 い第2深さだけ延在して、半径方向内側へ上記第1表面 に沿って上記P型井戸の縁から間隔をあけて形成される. N型井戸と、上記比較的低濃度ドーピングされたN型層 において形成されているとともに、上記第1表面から上 記第2深さより浅い上記第1表面下に第3深さだけ延在 して、上記N型井戸の縁から半径方向内部へ上記第1表 面に沿って間隔をあけて形成されるP型ベースと、上記 P型ベースにおいて形成され、上記第1表面から上記第 1表面下に上記第3深さより浅い第4深さだけ延在して いるとともに、N型ソース/P型ベース接合を形成し て、かつ、上記P型ベースの縁から半径方向内側へ上記 第1表面に沿って間隔をあけて形成されることにより、 上記第1表面近傍の上記P型ベース内に第1チャネル領 域を形成するN型ソース領域と、上記P型井戸において 形成され、上記第1表面から上記第1表面下に上記第1 深さより浅い第5深さだけ延在して、かつ、上記P型井 戸の縁から半径方向内側へ上記第1表面に沿って間隔を あけて形成されることにより、上記第1表面近傍の上記 P型井戸内に第2チャネル領域を形成するN型エミッタ 領域と、上記比較的低濃度ドーピングされたN型層にお いて形成され、上記ウエハの上記第1表面から延在し て、かつ、上記P型井戸の上記縁から間隔をあけて横側 に形成されることにより、P型領域と上記第1表面近傍 の上記P型井戸の間の比較的低濃度ドーピングされたN 型エピタキシャル層内に第3チャネル領域を形成するP 型領域と、少なくとも上記第1、第2、第3チャネル領 域上に形成された上記第1表面上のゲート絶縁層手段 と、少なくとも上記第1、第2、第3チャネル領域上に

第2表面上に形成された上記P型層に接続される陽極電 極手段と、上記P型ベースと、上記N型ソースと、上記 第1表面上の上記P型領域とに、接続される陰極電極手

【0013】好ましくは、上記のMOS制御サイリスタ において、上記P型井戸、N型井戸、上記P型ベースお よび上記N型ソースが共に第1セルを含み、上記P型井 戸内に形成される上記N型エミッタは第2セルを含み、 上記P型領域は第3セルを含み、上記セルが対称に並ん だ配列で配置される。

【0014】好ましくは、上記のMOS制御サイリスタ において、上記セルは多角形の形状を持つ。

【0015】好ましくは、上記のMOS制御サイリスタ において、上記セルは、複数の並列に接続され対称に配 置された多角形の形状をしたセル配列の中に配列され、 上記電極手段は上記配列上の格子を含む。

[0016]

【作用】本発明は、従来の問題点を解決するものであっ て、第1実施例においては、間隔をあけて置かれた互い に平行な平面状の第1と第2表面を持った半導体材料の 20 ウエハからなるMOS制御サイリスタを提供することに より前述の目的を達成している。比較的低濃度にドービ ングされたN型層は第1半導体表面から延在し、P型層 は第2半導体表面から延在する。

【0017】P型ベースは低濃度にドーピングされたN 型層の中に形成されて第1半導体表面から第1半導体表 面の下の第1深さまで延在している。第1端に沿った第 1チャネル領域を定義することにより、P型ベース内に はN型エミッタ領域が形成されており、このN型エミッ タ領域は前期第1深さよりも浅い第2深さまで半導体表 30 面から延在してN型エミッタとP型ベースとの接合部を 形成している。とのN型エミッタ領域は、P型ベースの 周縁に沿って第1半導体表面から半径方向内側に隔離さ れ、従ってP型ベースの周縁が第1半導体表面まで延在 して、この周縁の第1縁部に沿う第1チャネル領域を形 成している。 金属ストラップが第1半導体表面上に配置 されて、前記周縁のうちの第2縁部に沿ってエミッタ領 域とP型ベースとを接続している。

【0018】第1および第2P型領域は、比較的低濃度 1表面から延在している。P型ベースを介して第1半導 体表面まで延在する比較的低濃度にドーピングされた第 1半導体表面が第1および第2チャネル領域を形成する ように、第1および第2P型領域は、それぞれP型ベー スの第2縁部と第1縁部から横側に間隔をあけて配置さ れている。

【0019】第1ゲート絶縁層は第1半導体表面上に配 置され、少なくとも第2チャネル領域をまたがって延在 している。第1ゲート電極は第1ゲート絶縁層上に配置 され、第2チャネル域を覆っている。

【0020】第2ゲート絶縁層は第1半導体表面上に配 置され、少なくとも第1および第3チャネル領域をまた がって延在している。第2ゲート電極は第2ゲート絶縁 層手段上に配置され、第1および第3チャネル領域を覆 っている。

12

【0021】陽極電極は第2半導体表面上に配置された P型層に接続している。 陰極電極は第1半導体表面上の 第1と第2P型領域に接続している。

【0022】本発明のMOS制御サイリスタは、さらに 10 P型層と比較的低濃度にドーピングされたN型層の間に 配置されるN型層を設けるのが好ましい。P型層とN型 エミッタは比較的高濃度にドーピングしておくのが望ま しい。

【0023】上述した第1実施例のMOS制御サイリス タにおいて、N型エミッタは、サイリスタがオン状態の 時に、N型エミッタ/P型ベース接合部を順バイアスす るためにP型ベースにおいて十分な電圧降下を生ずるの に十分な横方の長さを有しており、それはサイリスタが ラッチオンになるために必要である。結果として、P型 ベースは低濃度ドーピングをしておくとともに、比較的 に長いものとしなければならない。他の実施例において は、これらは必要ではない。

【0024】別の実施例においては、第1と第2領域 は、横方に間隔をおいた状態で互いに隣接しており、ま た第2P型領域のみ、P型ベース領域と横方に間隔をお いた状態で隣接している。第3P型領域は、P型ベース 領域と横方に間隔をおいた状態で隣接している。本実施 例の金属ストラップは、N型エミッタを第2P型ベース 領域に接続する。第1絶縁ゲートは、第1と第2P型領 域間のN型層内のチャネル領域上にあり、また第2絶縁 ゲートは、第2P型領域とP型ベース間のN型層内のチ ャネル領域上にある。第2絶縁ゲートも、N型エミッタ と比較的低濃度にドーピングされたN型層間のP型ベー スの縁部に形成されるチャネル領域上にある。第3絶縁 ゲートは、P型ベースと第3P型領域間のN層内のチャ ネル領域上にある。第3絶縁ゲートはまた、N型エミッ タと比較的低濃度にドーピングされたN型層間のP型ベ ースの第2縁部で形成されるチャネル領域上にある。第 3 絶縁ゲートは電気的に第2 絶縁ゲートに接続される

にドーピングされたN型層の中に形成され、ウエハの第 40 か、または所望によっては第2絶縁ゲートが浮遊したま まであるか欠落している。 第1と第3P型領域は第1半 導体表面上の陰極金属により接続される。陽極電極は第一 ~2半導体表面上に配置されたP型層に接続する。

> 【0025】第1実施例と同様にN型層は、P型層と比 較的低濃度にドーピングされたN型層の間に配置するの が好ましい。

> 【0026】第1、第2、第3P型領域とP型ベースは 比較的髙濃度にドーピングされ、P型層と上記N型エミ ッタは非常に高濃度にドーピングされるのが好ましい。

50 所望によっては、比較的低濃度でドーピングされたP型

領域を、第1および第2P型領域間のチャネル領域に設けて、空乏pチャネルMOSFETを形成してもよい。また、第3P型領域は不要としてもよい。

【0027】上述した本発明の第1および第2実施例の 双方は2つのゲートが必要で、結果として4端子デバイ スとなる。本発明の第3実施例においては、1ゲートの み必要である。

【0028】第3実施例において、P型井戸は比較的低 濃度にドービングされたN型層内に形成され、ウエハの 上表面から第1深さだけ延在している。N型井戸は、P 10 型井戸内に形成されているとともに、ウエハの上表面に 沿って半径方向内側にP型井戸の縁から間隔をおいて形成されて、P型井戸内に第1チャネル領域を形成している。P型ベースは、N型井戸内に形成されているととも に、ウエハの上表面に沿って半径方向内側へN型井戸の 縁から間隔をおいて形成されて、N型井戸内に第2チャネル領域を形成している。最後に、N型ソース領域は、 P型ベース内に形成されているとともに、ウエハの上表面に沿って半径方向に内側へP型ベースの縁から間隔を おいて形成されて、P型ベース内に第3チャネル領域を 20 形成している。

【0029】P型領域は比較的低濃度にドービングされたN型層内に形成され、該P型領域はP型領域とP型井戸の間で比較的低濃度にドービングされたN型層内に望む第4チャネル領域を形成すべく、P型井戸の縁から横方に間隔を置いて形成されている。

【0030】絶縁ゲートはウェハの上表面に配置され、第1、第2、第3、第4チャネル領域上にある。陰極電極がウェハの上表面上のP型ベース、N型ソースおよびP型領域に接続され、陽極電極はウェハの底面に配置さ 30れたP型層に接続されている。

【0031】第1および第2実施例と同様に、N型層はP型層と比較的低濃度にドービングされたN型層の間に設けるのが望ましい。P型層とN型ソースは非常に高濃度にドービングされる。第3実施例のデバイスは、P型井戸と第1P型領域がそれぞれセルからなる細胞様構造となっており、該セルは多角形で、対称に並んで配置され、電極格子が載置された多角形の形状を有するのが望ましい。P型領域とそれに対応する第4チャネル領域とは用いなくてもよい。

【0032】第4実施例において、デバイスはセルが房状に集積された形をしている。本実施例において、P型井戸はN型層において形成されているとともに、ウエハの上表面から第1深さだけ延在している。N型井戸はP型井戸の一部分内で形成され、P型井戸の縁からウエハの上表面に沿って半径方向内側へ間隔をおいて配置されて、P型井戸内にある第1チャネル領域を形成している。P型ベースはN型井戸の一部分内で形成されているとともに、N型井戸の縁からウエハの上表面に沿って半径方向内側に間隔をおいて配置されて、N型井戸内に第

2チャネル領域を形成している。N型ソース領域はP型ベースで形成されているとともに、P型ベースの縁からウエハの上表面に沿って半径方向内側へ間隔をおいて配置されて、P型ベース内に第3チャネル領域を形成している。最後に、N型エミッタ領域はP型井戸の一部分内で形成されているとともに、P型ベースの縁からウエハの上表面に沿って半径方向内側へ間隔をおいて配置されて、P型井戸内に第4チャネル領域を形成している。

【0033】P型領域はN型層内で形成されているとともに、P型井戸の縁から横方に間隔をおいて配置されて、P型領域とP型井戸の間のN型層に第5チャネル領域を形成している。絶縁ゲートはウエハの上表面に配置され、第1、第2、第3、第4および第5チャネル領域の上方に臨んでいる。陰極電極がウエハの上表面上のP型ベース、N型ソース、およびP型領域に接続され、陽極電極はウエハの底表面上に配置されたP型層に接続される。

【0034】第1および第2実施例と同様に、N型層は P型層とN型層の間に配置するのが望ましい。P型層と N型リソースとN型エミッタは、非常に高濃度にドービ ングがされている。

【0035】本発明の第4実施例は、P型井戸、N型井戸、P型ベースおよびN型ソースが第1セル、P型井戸内に配置されたN型エミッタが第2セルから、またP型領域が第3セルからなり、これらのセルが対称に並んで配置された多角形の形状をしたセル様構造をなしている。

[0036] 好ましくは、本発明の全実施例は寄生サイリスタ構造を持たずに電流飽和特性を有している。本発明により、全実施例がターンオフの間、逆バイアスされたエミッタ/ベース接合部を有することから、すぐれたターンオフとより広範囲の安全動作領域が実現できる。さらに、接合バターンは容易に作成できる。

【0037】本発明の他の特徴と利点は、添付図を参照 しながらなす発明の以下の説明から明らかになるであろ う。

[0038]

40

【実施例】本発明のMOS制御サイリスタの第1実施例を図2に示す。MOS制御サイリスタ110は垂直方向 導電型デバイスである。

【0039】 N型層114と非常に高濃度でドーピングされたP**領域116とはN⁻層118の下側に形成されている。より低い電圧(1200Vより低い)での用途では、N⁻層118はN_{**}、/P**基板上でエピタキシャル成長させて形成するのが望ましい。より高い電圧(1200Vより高い)での用途では、N⁻層118は出発基板材料で、またN層114とP**領域116は後方拡散で形成されている。

とともに、N型井戸の縁からウエハの上表面に沿って半 【0040】デバイスの底面上の陽極電極112はP** 径方向内側に間隔をおいて配置されて、N型井戸内に第 50 領域116を覆っている。陽極電極112は陽極端子A に接続されている。

【0041】層の厚さと濃度はデバイスブロック電圧に 依存する。2500Vデバイスの場合では、N-ドリフ ト領域のドーピング浪度と厚さはそれぞれ、2x1011 cm-'の範囲と500 µmである。P''領域116のド ーピング濃度は、1 µmよりも大きい厚さで、5 x 1 0 1°c m-1よりも大きいのが望ましい。N層114のドー ピング濃度は、約7μmよりも大きい厚さで、約5x1 017 c m-1よりも大きいのが望ましい。

【0042】以下に詳細に説明するように、デバイスの 10 pチャネルMOSFETのソースを形成するP型ベース 120がN-層118内に設けられている。N**エミッ タ領域122がP型ベース120内に設けられて、デバ イスの上表面上の浮遊金属ストラップ124(デバイス の電極には接続されていない) によって前記ベース12 0と電気的に短絡されている。

【0043】P型ベース120はP型領域126、12 8により囲まれているが、ウエハの表面まで延在してチ ャネル領域130、132をそれぞれ形成するN-層1 18の比較的小さな領域により、P型領域とは隔離され 20 ている。

【0044】陰極端子Kに接続した陰極電極134はP 型領域126、128に対しオーム接触をなしている。 ゲート端子G1に接続した第1絶縁ゲート138はチャ ネル領域130上にある。ゲート端子G2に接続した第 2絶縁ゲート140はチャネル領域132上にあり、さ らにウエハの上表面におけるN**エミッタ領域122と チャネル領域132の間のP型ベース120の部分上に ある。ゲート138、140はポリシリコンからなるの が好ましく、また酸化層(図2には示していない)によ 30 りデバイスの上表面とは絶縁されている。

【0045】図2に示されたデバイス110の動作は以 下のようである。オン状態(陽極112が陰極134に 対して正電位)において、ゲート138に印加される電 圧は、ゲート138のpチャネルMOSFETをターン オンするために、陰極134に対して十分に負でなけれ ばならず、またゲート140に印加される電圧は、ゲー ト140のnチャネルMOSFET (P型ベース120 において)をターンオンするために、陰極134に対し て十分に正でなければならない。これにより、P**領域 40 116とN層114とN-層118を経由し、ウエハ表 面のP型ベース120内のnチャネル (ゲート140に より生成される)を通過し、N**エミッタ122を通り 抜け、金属ストラップ124を介してP型ベース120 に向かい、チャネル領域130内のpチャネル (ゲート 138により生ずる) を通過し、P領域126を介して 陰極134に向かう、陽極から陰極(図2の上方)への 導電経路が生成されることによりサイリスタ110がオ ン状態にトリガーされる。

"エミッタ/P型ベース接合部の一部分が、領域12 2、120、118、114および116で形成される サイリスタをターンオンするためのオン状態において順 バイアスされるような十分な電圧降下を生ずるよう設計 されており、従って主サイリスタ電流はゲート140下 のn チャネルを迂回し、代わりに、P**領域116から 層114、118、および120を通過しN**エミッタ 122までデバイスを貫流し通過し直接上方を流れ、そ の後ゲート138の下のpチャネルMOSFETを通過 し、P領域126を通過し陰極134に向かう。

16

【0047】ゲート138の下のpチャネルMOSFE Tがサイリスタ(116、114、118、120、1 22) と直列接続であるために、デバイスを貫流する電 流は、ゲート138の下のpチャネルMOSFETの飽 和電流により制限される。とのように、デバイスは電流 飽和特性を持つ。飽和電流はゲート138に印加された 電圧に依存する。

【0048】デバイスをターンオフするには、陰極に対 してゼロあるいは正電位をゲート138に印加し(ゲー ト138下のMOSFETをターンオフするため)、ま た陰極に対して十分に負の電位をゲート140に印加す る (ゲート140下のnチャネルMOSFETをターン オフし、ゲート140下のpチャネルMOSFETをタ ーンオンするために)。それによりPベース120がP 領域128に接続し、かくて陰極に電気的に接続され る。これらのゲート138、140上のそれぞれの電位 は順ブロック状態(陰極に対し陽極が正電位)に維持さ れる。サイリスタのPベース120がN**エミッタ12 2に対してより低い電位で維持されるため、ゲート14 0の負電位はデバイスに対し高い降伏電圧になる。

【0049】順ブロック状態にある間、N**エミッタ/ Pベース接合部は逆パイアスされることに注意すべきで ある。これがエミッタ開放ターンオフの場合に類似して いるため、本発明により、すぐれた髙耐電圧特性、ター ンオフ特性、および広範囲の安全動作領域が実現され る。この点については、1980年6月開催のPower El ectronics Specialist Conference (パワー電子部品専 門家会議)におけるB.ジャクソンとD.チェン(B.Ja ckson and D.Chen) の論稿「 Effects of emitter-open switching on the turn-off characteristics of high voltage power transistors」(髙電圧パワートランジ スタのターンオフ特性におけるエミッタ開放スイッチン グ)を参照されたし。

【0050】本発明の高電圧MOS制御サイリスタのオ ン状態電圧降下量は、高電圧サイリスタ(112、11 6、114、118、120、122)での電圧降下量 とゲート138下の低電圧pチャネルMOSFET(1 20、130、126、134) での電圧降下量の合計 である。デバイスがより高い降伏電圧に耐えられるよう 【0046】N・・エミッタ122の横方向の長さは、N 50 設計されている場合は、高電圧サイリスタでの電圧降下

量はあまり増加しない。それに対して、1GBTにおいては、そのIGBTがより高い降伏電圧に耐えられるように設計されている場合は、オン状態電圧降下量が増加する。なぜなら、サイリスタにおいてドリフト領域全体が導電度変調されるが、IGBTにおいてはドリフト領域の底部分のみが導電度変調される。従って、本発明のMOS制御サイリスタは、より高い降伏電圧(1200 Vより大きい)デバイスに対する同じ電流値に対して、IGBTより低い順方向電圧降下を呈する利点がある。

【0051】さらに有利なことに、本発明は、前述した 10 オン状態電流飽和特性を有するために、短格回路保護を必要としない。これはMCTと比較すると大きな利点である。また有利なことに、本発明はその性能の低下をもたらす寄生サイリスタ構造を持たない。これは従来のESTと比較すると大きな利点である。

【0052】最後に、本発明は、MCTと比較してターンオフ損失がより少なくなる利点も有している。前述したように、本発明のデバイスにおいて、Pベースは、側面のpチャネルMOSFETを通過して接地電位に接続されて、N**エミッタ/Pベース接合部に逆バイアスを20かける。これにより、逆ベースドライブを与えることによりNPNトランジスタを不動作にするため、MCTと比較してより高速にてサイリスタ動作の停止、従って高速での電流減少をもたらすことになる。このように、本発明のデバイスのターンオフ時間はIGBT(近似的にベース開放PNPトランジスタターンオフ時間を持つ)のそれと近い。

【0053】前述し、図2に示された本発明の実施例は、Pベース120に沿った横側の電圧降下により、サイリスタをラッチするためにNPNトランジスタに順バ 30イアスをかけるようにしている。従って、Pベース120は、ドービングを低濃度にするとともに、比較的長くなければならない。それに対し、図3に示された別の実施例では、これは必要とされない。

【0054】図3に示した、図3のMOS制御サイリスタ210は、N層214およびN-層218の下側に配置された非常に高濃度にドーピングされたP**領域216を持つ垂直方向導電型のデバイスである。層の厚さと濃度はデバイスブロック電圧に依存し、図2のデバイスと同じである。

【0055】N-層218内には、1)P*ベース221 と、2)後述のデバイスのpチャネルMOSFETを形成するP*領域219と、3)後述のデバイスのpチャネルMOSFETはドレインを形成するP*領域226 および228が設けられている。

【0056】N**エミッタ領域222はP*ベース22 1内に設けられ、デバイスの上表面上の浮遊金属ストラップ224(デバイスのどの電極にも接続されていない)により、P*領域219に電気的に短絡されている。 【0057】P*領域226および229、P*領域219および221、P*領域221および228は、それぞれのチャネル領域230、231、233を形成するウエハの上表面まで延在するN-層218の比較的小さい領域により互いに隔離されている。

18

【0058】陰極電極234はP・領域226および228に対しオーム接触を形成している。第1絶縁ゲート238はチャネル領域230上にある。第2絶縁ゲート240はチャネル領域233上にあり、さらにウエハの上表面でN**エミッタ領域222とチャネル領域233間のP*ベース221の上にある。第3絶縁ゲート241はチャネル領域231上にあり、さらにウエハの上表面でN**エミッタ領域222とチャネル領域231間のP*ベース221の上にある。ゲート238、240、241はポリシリコンで構成するのが好ましく、酸化層(図5では示されていない)によってデバイスの上側表面から絶縁される。ゲート240および241は共に結ばれていてもよい(電気的に接続されて)。

【0059】図3に示したデバイス210の動作は以下 の通りである。オン状態において(陽極212が陰極2 34に対して正電位)、ゲート238に印加される電圧 はゲート238下のpチャネルMOSFETをターンオ ンするために陰極234に対して十分に負でなければな らない、またゲート241および240に印加される電 圧はゲート241および240下のnチャネルMOSF ET (P'ベース221において)をターンオンするた めに陰極234に対して十分に正でなければならない。 【0060】との状況において、N**エミッタ222は 金属ストラップにより、チャネル領域230の反転によ り形成される横側のPMOSを介して接地電位に接続さ れ、また層216, 214, 218, 221により形成 される垂直方向のPNPトランジスタに対するベース駆 動は、ゲート240、241下のnチャネルMOSFE Tを介してなされる。P**領域/N接合部が約0.7V で順方向バイアスされると、P**領域216は、層22 2、221、218、214により形成されるNPNト ランジスタに対するベース駆動を開始すべく正孔の注入 を開始する。これにより層216、214、218、2 21、222により形成されるサイリスタがラッチされ 40 た状態になる。

【0061】 このように、これは、P**領域216、N層214、N-層218を経由し、ウエハの表面でP*ベース221中のnチャネル(ゲート241および240によって生成される)を通過し、N**エミッタ222を通り抜け、金属ストラップ224を介してP*領域219に向かい、チャネル領域230の中のpチャネル(ゲート238により生成される)を通過し、P*領域226を介して陰極234に向かう、陽極から陰極(図2の上方へ)への導電経路が形成されることにより、サイリスカ210がまたは陰になる。

50 スタ210がオン状態になる。

【0062】領域216、214、218および222 により形成されるサイリスタがターンオンされた後、大 部分の電流は、ゲート241および240下のnチャネ ルを迂回し、代わりに、P**領域216から領域21 4、218、221を介してN**エミッタ222まで流 れ、その後、浮遊金属ストラップ224を介してP'領 域219まで向かい、ゲート238下のpチャネルMO SFETを介して陰極234までデバイス内を上方向に 直接流れる。ゲート238下のpチャネルMOSFET はサイリスタ (216、214、218、221、22 2) と直列接続されているため、デバイスを流れる電流 は、ゲート238下のpチャネルMOSFETの飽和電 流により制限される。とのように、図2のデバイスと同 様に図3のデバイスも、電流飽和特性を有している。飽 和電流はゲート238に印加される電圧に依存する。有 利なことに、サイリスタは、単にゲート238、24 0、241の電圧をゼロまで減少させることでターンオ **フされる。**

[0063] デバイスをより速くターンオフするためには、陰極に対しゼロあるいは正電位をゲート238に印 20 加し(ゲート238下のMOSFETをターンオフするために)、陰極234に対し十分な負電位をゲート240、241に印加する(ゲート240および241下のnチャネルMOSFETをターンオフし、ゲート240下のpチャネルMOSFETをターンオフし、ゲート240下のpチャネルMOSFETをターンオフもために)。するとP*ベース221とP*領域228が接続され、電気的に陰極に接続される。ゲート238、240、241上のそれぞれの電位は、順ブロック状態において維持される(陽極が陰極に対して正電位)。ゲート240に負電位を印可すると、サイリスタのP*ベース 3021をN**エミッタ222と比較してより低い電位で維持するため、デバイスとしては、結果として高い降伏電圧になる。

【0064】図4は図3の構成の変形例を示し、この変形例では、図3に示したP・領域228と、この領域に接続された陰極金属234、ゲート240およびチャネル領域233とを除去している。本変形例において、ターンオフおよび順ブロック状態時には、N・・エミッタ22は、P・ベース221に対し、浮遊金属ストラップ224とゲート241下のpチャネル領域231を介し40て短格されるのみである。

【0065】もう1つの図3の構造の変形例としては、 ゲート241を取り除くかあるいは電気的にそれを浮遊 させる。

【0066】更にもう1つの図3の構造の変形例を図5に示すが、この変形例では、ウエハの上表面でP*領域219、226間にP⁻領域242を形成することにより形成される空乏pチャネルMOSFETを使用している。本変形例において、ゲート238はオン状態において、陰極に対し0ボルトに設定してもよい。本変形例に 50

おいて、オフ状態では、ゲート238は陰極に対してP で領域を最大限開放するために十分に正でなければならない。

20

【0067】図6は、ウエハの上側表面でP*領域219、226間にあるP*領域242を拡散することにより形成される空乏pチャネルMOSFETを使用する図4の構造の変形例を示す。本変形例では、図5の変形例と同様に、ゲート238はオン状態において、陰極に対し0ボルトに設定してもよい。オフ状態では、ゲート238は陰極に対してP*領域を最大限開放するために十分に正でなければならない。

【0068】前述し、図2から図6に示した本発明の実施例では、2つの別々のゲートを必要とする4端子デバイスである。図7に示されている本発明の別の実施例は1ゲート駆動を使用し、3端子構造となっている。図2から図6のデバイスのように、図7のMOS制御サイリスタ310は、N層314とN[®] 周318の下側に設けた非常に高濃度にドーピングされたP[®] 領域316を持つ垂直方向導電デバイスである。前述した実施例のように、デバイスの底面上の陽極312はP[®] 領域316を覆っている。

【0069】デバイスの上表面から下方に延在するようにN-318層内に設けられているのは、後述するpチャネルMOSFETのソースとnチャネルMOSFETのチャネル領域328を形成するP井戸320である。またP井戸320内に設けられているのは、nチャネルMOSFETのチャネル領域330を形成するN井戸322である。N井戸322はP井戸320の縁から第1半導体表面に沿って、半径方向内側へ間隔を置いて形成されており、P井戸内のnチャネルMOSFETのチャネル領域328を形成している。

【0070】後述のnチャネルMOSFETのチャネル 領域332を形成するP型ベース324が、N井戸32 2内に形成されている。Pベース324はN井戸322 の縁から第1半導体表面に沿って、半径方向内側へ間隔 を置いて形成されており、それによりN井戸内のpチャ ネルMOSFETのチャネル領域330を形成してい る。Pベース324はウエハ上表面に沿って延在し陰極 電極334に接触する。N**ソース領域323はPベー ス324内に形成され、またその上表面に沿って陰極電 極に接触する。N**ソース323はPベース324の縁 から第1半導体表面に沿って、半径方向内側へ間隔を置 いて形成されており、それによりPベース内のnチャネ ルMOSFETのチャネル領域332を形成している。 【0071】P領域326はウエハの上表面から下方へ 延在しているとともにチャネル領域336を形成するウ エハの表面まで延在してチャネル領域336を形成する N- ... 3 1 8 の部分により P 井戸 3 2 0 から隔離されて いる。P領域326は陰極電極に電気的に接触してい

る.

【0072】1つの絶縁ゲート338はチャネル領域336上にあり、またチャネル領域328、330および332上を横方向に延在している。ゲート338はポリシリコンで構成されるのが良く、酸化層(図7には示されていない)によりデバイスの上表面とは絶縁されている。

【0073】図7に示したデバイス310の動作は以下のようである。オン状態(陽極312が陰極334に対して正電位)において、ゲート338に印加される電圧 10はチャネル領域328および332を反転させてゲート下のnチャネルMOSFETの両方ともターンオンするために、陰極に対し十分に正でなければならなく、それにより、前述し図7で示したように陰極に電気的に接触するN**ソース323への順方向導電経路を形成する。これによりサイリスタをラッチするためPNPトランジスタ(層316、314、318、320から形成される)に対するベース駆動が行われる。このようにデバイスが、オン状態において、nチャネルMOSFET(層322、332、323から形成される)と直列接続し 20たサイリスタとして動作する。

【0074】デバイスをターンオフするためには、ゲート338上の電圧はチャネル領域330および336を反転してゲート338下のpチャネルMOSFETの両方をターンオンするために陰極334に対し十分に負でなければならず、それにより、P拡散領域を陰極(接地)電位に接続する。前述した実施例のように、サイリスタにはMOSFETが直列接続されていること、また、チャネル領域336、330の反転によりサイリスタ電流が急速に接地ドレインされてP井戸320と陰極30(接地)334を効果的に短絡させるPチャネルを形成することによる速いターンオフのため、図7のMOS制御サイリスタは電流飽和特性を持つ。

【0075】図7に示された本発明の実施例は、図8と図9とにおいて上面図で示したように細胞様構造に形成してもよい。この細胞様構造(cellular layout)では、図7の4層P井戸領域はN**/P*/N/Pセルとして示してある。図8のレイアウトにおいて、ウエハは、N**/P*/N/Pセルが全セルの2/3、P*セルが全セルの1/3形成されている。各N**/P*/N/Pセルは3つの隣接するP*セルで囲まれている。図9は図7の実施例に対する別の可能な細胞様構成の上面図を示す。

【0076】図10、図11、図12、および図13に示したまた別の本発明の実施例では、1つのゲート駆動を使用した3端子構造となっている。この実施例は、セル群のアレーからなる。1つの単位セル群を図11で示しているが、各セル群は図10に示したように3つの構成要素、すなわち、エミッタスイッチングセル(ES)、エミッタターンオンセル(ET)およびP*セル

(P*)からなる。図11で示される単位セル群を複数 形成することで、チップの動作領域を形成している。1 列ないし2列のP*セルは、チップの動作領域の縁に形 成するのが好ましい。

22

【0077】図2から図7のデバイスと同様、図10、図11、図12、および図13に示したMOS制御サイリスタ410は、N層414とN⁻層418の下側に非常に高濃度にドーピングされたP**領域416が形成された垂直方向導電デバイスである。前述の実施例においてのように、デバイスの底面にある陽極412がP**領域416を覆っている。

【0078】図12と図13に示したように、P井戸4 20がN-層418内に形成されてデバイスの上表面か ら下方に延在して、後述のpチャネルMOSFETのソ ースとn チャネルMOSFETのチャネル領域428を 形成している。N井戸422がP井戸420内に形成さ れて、nチャネルMOSFETのドレインを形成してい る。P・ベース424がN井戸422内に形成されて、 以下で説明するnチャネルMOSFETのチャネル領域 432を形成している。P'ベース424はウエハの上 表面に沿って延在して陰極434に接触している。N** ソース領域423は、P*ベース424の縁から第1半 導体表面に沿って半径方向内側部に向かって間隔を置い て形成され、それにより P・ベース内のn チャネルMO SFETのチャネル領域432を形成している。N**エ ミッタ領域444はP井戸420内に設けられてN井戸 422に接続されている。N**エミッタ領域444は、 少なくとも1つのP井戸420の縁から第1半導体表面 に沿って半径方向内側に向かって間隔を置いて形成され ており、それによりP井戸内のnチャネルMOSFET のチャネル領域428が形成されている。

【0079】図13に示したように、P・領域426はウエハの上表面から下方に延在しているとともに、ウエハの表面まで延在してチャネル領域436を形成するN-418の部分によりP井戸420から間隔をおいて形成されている。P・領域426は陰極電極434に電気的に接触している。

【0080】1つの絶縁ゲート438の格子構造はチャネル領域436上にあり、またチャネル領域428および432上にもある。ゲート438はポリシリコンから構成されるのが好ましく、酸化層(図示されていない)によりデバイスの上側表面から絶縁される。

【0081】図10、図11、図12および図13に示したデバイス410の動作を以下に説明する。オン状態(陽極412が陰極434に対して正電位)において、ゲート438に印加する電圧は、チャネル領域428および432を反転してゲート下のnチャネルMOSFETの両方をターンオンさせて、図12について説明したように陰極434に電気的に接続されているN**ソース 423への順方向導電経路を形成するために陰極に対し

て十分に負でなければならない。これでPNPトランジ スタのベースが駆動されて、サイリスタをラッチする。 このようにデバイスはオン状態において、nチャネルM OSFET (層444、422、432、423により 形成される)と直列接続したサイリスタ(層416、4 14、418、420、444により形成される) とし て動作する。

【0082】 デバイスをターンオフするためには、ゲー ト438上の電圧は、チャネル領域436を反転するた めに陰極434に対し十分に負でなければならず、それ 10 によりゲート438下のpチャネルMOSFETをター ンオンし、P井戸領域を陰極(接地)電位に接続する。 前述した実施例のように、図10、図11、図12およ び図13のMOS制御サイリスタは、サイリスタにMO SFETが直列接続されていることによる電流飽和特性 と、チャネル領域436の反転によりサイリスタ電流が 急速に接地方向にドレインされてP井戸420と陰極4 34を効果的に短絡するpチャネル領域を形成すること による速いターンオフ特性をもつ。

【0083】本発明は特別な実施例について説明されて 20 きたが、当業者にとって、他の多くの変形例や改変(表 面プラナーゲートの代わりにトレンチゲートの利用や、 異なるゲートやチャネル領域のレイアウト等) が考えら れることは明らかである。それゆえ、本発明は実施例に より制限をされるものではなく、付属の請求項によりの み制限される。

[0084]

【発明の効果】本発明のMOS制御サイリスタは、寄生 サイリスタ構造を持たずに電流飽和特性を有し、ターン 有することから、すぐれたターンオフとより広範囲な安 全動作領域が実現できる。

【図面の簡単な説明】

【図1】 代表的な従来技術のエミッタスイッチサイリ スタ(EST)の断面図。

【図2】 本発明の第1実施例の断面図。

* (図3) 本発明の第2実施例の断面図。

第3P型領域とそれと対応する第3ゲートを 【図4】 除いた図3の実施例の変形例の断面図。

24

【図5】 空乏pチャネルMOSFETを使用した図3 の実施例の変形例の断面図。

【図6】 空乏pチャネルMOSFETを使用した図4 の実施例の変形例の断面図。

【図7】 1つのゲートドライブのみを必要とする本発 明の第3実施例の変形例の断面図。

図7の実施例の考えられる細胞様構成を示し 【図8】 た上面図。

【図9】 図8とは異なる図7の実施例の考えられる細 胞様構成を示した上面図。

【図10】 1つに組み合わされた時に本発明の第4実 施例を形成する3つの構成要素又はセルの断面図。

【図11】 単位セル群の上面図。


【図12】 図11の1-1線に沿った断面図。

【図13】 図12の2-2線に沿った断面図。


【符号の説明】

110, 210, 310, 410 MOS制御サイリス タ、112, 212, 312, 412 陽極電極、11 4. 214. 314. 414 N型層、116, 21 6, 316, 416 P"領域、118, 218, 31 8,418 N-層、120,324 P型ベース、1 22, 222、444 N**エミッタ領域、124, 2 24 金属ストラップ、126, 128, 326 P型 領域、130, 132, 230, 231, 233, 32 8, 330, 332, 336, 428, 432, 436 チャネル領域、134,234,334,434 陰 オフの間、逆バイアスされたエミッタ/ベース接合部を 30 極電極、138,238第1絶縁ゲート、140,24 0第2絶縁ゲート、219, 226, 228 P'領 域、221, 424 P*ベース、241 第3絶縁ゲ ート、320,420 P井戸、322,422 N井 戸、323,423 N**ソース領域、338,438 絶縁ゲート。


【図9】




【図1】




[図2]





【図3】




[図4]







【図10】



[図12]

